Taiwan Semiconductor Production Co. hat solide Pläne für die nächsten Jahre, aber die Designzyklen der Fertigungstechnologie der Gießerei werden immer länger. Infolgedessen muss das Unternehmen, um alle Anforderungen seiner Kunden zu erfüllen, weiterhin Halbknoten, verbesserte und spezialisierte Versionen seiner Herstellungsprozesse anbieten.

Der Erfolg von TSMC in den letzten 20 Jahren conflict weitgehend von der Fähigkeit des Unternehmens abhängig, jedes Jahr eine neue Fertigungstechnologie mit PPA-Verbesserungen (Leistung, Leistung, Fläche) anzubieten und alle 18 bis 24 Monate einen brandneuen Knoten einzuführen, während es vorhersehbar hoch bleibt Erträge. Da die Komplexität moderner Fertigungsprozesse jedoch ein beispielloses Niveau erreicht, wird es immer schwieriger, das Innovationstempo aufrechtzuerhalten und gleichzeitig vorhersagbare Erträge und einfache Konstruktionsprinzipien aufrechtzuerhalten.

Mit dem N3-Knoten von TSMC wird sich die Lücke zwischen dem Ramp-up von N5 (5-nm-Klasse) und N3 (3-nm-Klasse) auf etwa 2,5 Jahre vergrößern, used to be den Hauptkunden der Foundry, Apple, vor einige Herausforderungen stellen könnte. Die gute Nachricht ist, dass das Apply-up von N3, N3E, früher als geplant eintrifft. In der Zwischenzeit soll sich die Kadenz mit N2 auf etwa drei Jahre erstrecken, used to be weitgehend eine strategische Änderung in der Strategie von TSMC zur Knotenentwicklung bedeutet.

N3E: Ein verbesserter 3-nm-Knoten (rapid) eingezogen

N3 von TSMC soll vollständige Node-Verbesserungen gegenüber N5 bringen, darunter 10 % bis 15 % mehr Leistung, 25 % bis 30 % Leistungsreduzierung und eine bis zu 1,7-mal höhere Transistordichte für die Logik. Dazu werden mehr als 14 Lithografieschichten für extremes Ultraviolett (EUV) verwendet (N5 verwendet bis zu 14, und N3 wird voraussichtlich noch mehr verwenden) und bestimmte neue Designregeln für Lithografieschichten für tiefes Ultraviolett (DUV) einführen.








Beworbene PPA-Verbesserungen neuer Prozesstechnologien
Daten, die während Telefonkonferenzen, Veranstaltungen, Pressekonferenzen und Pressemitteilungen bekannt gegeben werden
TSMC
N7
vs
16FF+
N7
vs
N10
N7P
vs
N7
N7+
vs
N7
N5
vs
N7
N5P
vs
N5
N3
vs
N5
Leistung -60% <-40% -10% -15% -30% -10% -25-30%
Leistung +30 % ? +7 % +10 % +15 % +5 % +10-15%
Logikbereich

Die Ermäßigung %

(Dichte)

70%

>37%

~17%

0,55x

-45%

(1,8x)

0,58x

-42%

(1,7x)

Volumen
Herstellung
Q2 2019
Q2 2020 2021 H2 2022

TSMC wird voraussichtlich in der zweiten Jahreshälfte mit dem Hochfahren der Produktion von Chips über seinen N3-Knoten beginnen und Anfang 2023 die erste kommerzielle Rate an einen (oder mehrere) Kunden liefern, zu diesem Zeitpunkt werden die ersten N3-Einnahmen erzielt.

Während die N3-Prozesstechnologie von TSMC sowohl für Top-Efficiency-Computing (ein Begriff, den TSMC verwendet, um Anwendungen wie CPUs, GPUs, FPGAs, ASICs usw. zu beschreiben) als auch für Smartphones konzipiert wurde, gibt es Hinweise darauf, dass der Knoten einen eher engen Prozessfenster, used to be es Chipentwicklern erschweren würde, gewünschte Spezifikationen zu erreichen. Dies ist ein Drawback, da es die Time-to-Yield erhöht und letztendlich die Margen senkt. In einem offensichtlichen Versuch, das Drawback anzugehen, hat TSMC eine N3E-Model der Technologie entwickelt, die das Prozessfenster erweitert und Verbesserungen gegenüber N5 bietet.

„N3E wird unsere N3-Familie mit verbesserter Leistung, Leistung und Ertrag weiter ausbauen“, sagte CC Wei, Leader Govt von TSMC.

Ursprünglich plante TSMC, etwa ein Jahr nach N3 (d. h. im 3. Quartal 2023) mit der Massenfertigung (HVM) unter Verwendung von N3E zu beginnen, aber in den letzten Monaten tauchte das Gerücht auf, dass TSMC die HVM von N3E aufgrund von etwa einem Viertel einziehen würde besser als erwartet Testproduktionsläufe. Während seiner letzten Telefonkonferenz bestätigte TSMC, dass die Fortschritte von N3E dem Zeitplan voraus waren und dass es erwägt, die Massenproduktion mit dieser Technologie aufzunehmen, ging jedoch nicht auf genaue Pläne ein.

„Unser N3E-Ergebnis ist ziemlich intestine“, sagte der Leiter von TSMC. „Der Fortschritt ist unserem Zeitplan voraus. Und ziehen Sie ein, ja, das erwägen wir. Bisher hatte ich noch keine sehr soliden Daten, die ich Ihnen mitteilen könnte, wie viele Monate wir einziehen können. Aber ja, es ist in unserem Plan.”

Wenn guy bedenkt, dass Chipentwickler ihre eigenen Zeitpläne für ihre Designs haben, ist es unwahrscheinlich, dass sie alle in der Lage sein werden, die frühere N3E-Rampe zu nutzen, da ihre Chips auch alle Iterationen vor der Produktion bestehen müssen. Nichtsdestotrotz sind die besser als erwarteten Fortschritte bei N3E im Allgemeinen ein gutes Zeichen, insbesondere wenn guy bedenkt, dass die N3-Familie von TSMC der Branche noch lange dienen muss.

N2: Erwarten Sie die ersten Chips im Jahr 2026

Tatsächlich werden N3 und seine evolutionären Iterationen bis Ende 2025 die Spitzenangebote von TSMC bleiben, da der Zeitplan des Unternehmens für N2 (2-nm-Klasse) ziemlich konservativ aussieht.

Als TSMC im August 2020 zum ersten Mal über sein N2 sprach, gab es nicht viele Main points über die Technologie preis (inzwischen wissen wir, dass es rundum Gate verwendet [GAA] Transistorstruktur) oder seinen Zeitplan, gab aber an, dass es eine brandneue Fabrik in der Nähe von Baoshan, Hsinchu County, Taiwan, für diesen Knoten bauen würde (einige Quellen nennen diese neue Einrichtung Fab 20). Die taiwanesischen Behörden genehmigten den Bauplan Mitte 2021, und dieser Plan beinhaltete den Spatenstich Anfang 2022 (Anfang dieses Jahres hat der Vorstand von TSMC tatsächlich Kapitalzuweisungen für den Bau einer neuen Fabrik akzeptiert), daher glauben wir, dass der Rohbau gebaut wird, während wir hier sprechen .

Der Rohbau dauert normalerweise ein Jahr oder etwas länger, dann dauert die Set up der Ausrüstung auch über ein Jahr, sodass wir davon ausgehen, dass die erste Section von Fab 20 spätestens Mitte 2024 fertig sein wird. TSMC geht davon aus, Ende 2024 mit der Risikoproduktion mit seiner N2-Technologie zu beginnen und dann gegen Ende 2025 HVM einzuleiten, used to be bedeutet, dass die Lücke zwischen der anfänglichen N3-Rampe im 3. Quartal 2022 und der ersten N2-Rampe im 4. Quartal 2025 etwa drei Jahre betragen wird.

“Unsere heutigen Fortschritte für die N2 liegen im Plan”, sagte Herr Wei. „Ich möchte nur sagen, ja, Ende 2024, [N2] in die Risikoproduktion eintreten. 2025 wird es in Produktion gehen, wahrscheinlich gegen die zweite Hälfte oder das – oder Ende 2025. Das ist unser Zeitplan.“

Angesichts der langen Produktionszyklen moderner Chips kann guy mit Sicherheit sagen, dass die ersten von TSMC hergestellten N2-Chips frühestens Anfang 2026 in Verbrauchergeräten erhältlich sein werden.






Einführung neuer Knoten von TSMC in den letzten Jahren
N7 N7P N5 N5P N3 N3E N2
Transistortyp FinFET FinFET FinFET FinFET FinFET FinFET GAA-FET
Risikoproduktion ? ? ? ? 2021 2022 Ende 2024
Volumen
Herstellung
Q2 2018
Q2 2019 Q2 2020
Q2 2021 Q3 2022 Q2/Q3 2023 Ende 2025

Aber vielleicht sind die öffentlichen Angaben von TSMC über N2 und Fab 20 zu konservativ. Analysten von China Renaissance Securities scheinen optimistischer in Bezug auf die Fab 20-Bereitschaft zu sein als TSMC, used to be ein Indikator dafür sein könnte, dass die Gießerei könnten ziehen Sie N2 HVM um ein Viertel oder sogar zwei ein, wenn der Herstellungsprozess seine Leistungs-, Leistungs- und Ertragsziele erreicht.

„Wir sehen auch mehr Klarheit in Bezug auf den N2-Expansionsplan von TSMC in Fab 20 (Hsinchu)“, schrieb Sze Ho Ng, Analyst bei China Renaissance Securities, in einem Bericht für Kunden. „Der Software-Einzug wird voraussichtlich bis Ende 2022 beginnen, basierend auf den Plänen des Unternehmens, vor der Risikoproduktion Ende 2024E mit Intel (die grafischen „Kacheln“ des Shopper-PCs Lunar Lake, während die CPU-„Kacheln“ mit Intels 18A hergestellt werden). und Apple ist der Ankerkunde für dedizierten Kapazitätssupport.”

In der Zwischenzeit ist es vielleicht nicht sehr sinnvoll, einen Knoten von This autumn 2025 bis Q3 2025 einzuziehen, wenn Alpha-Kunden bereits ihre Pläne für 2025 festgelegt haben, aber wir werden sicherlich sehen, wie die Dinge mit N2 funktionieren.

Mehr N3-Iterationen

In diesem Jahr werden die Kunden von TSMC, die einen hochmodernen Herstellungsprozess benötigen, die N4-Technologie des Unternehmens verwenden, die zur N5-Familie gehört (zusammen mit N5, N5P, N4P und N4X). Im Wesentlichen bedeutet dies, dass ein N5-Knoten drei Jahre in Folge das fortschrittlichste Angebot von TSMC bleiben wird.

N3-Knoten müssen auch die Kunden von TSMC für weitere drei Jahre (2023, 2024, 2025) bedienen, additionally werden wir mehrere Iterationen dieses Prozesses sehen. Bisher hat TSMC N3E und N3X (eine weitere leistungsorientierte Fertigungstechnologie ähnlich N4X, die hauptsächlich auf CPUs und Rechenzentrums-ASICs abzielt) offiziell bestätigt, aber ich würde erwarten, dass mehr von N3 abgeleitete Knoten kommen werden, um Mainstream-SoCs in den Jahren 2024 bis 2025 anzusprechen .

Wenn guy bedenkt, dass der FinFET-basierte N3 von TSMC wettbewerbsfähig bleiben muss gegen den GAA-basierten Samsung 3GAP und 2GAE/2GAP in den Jahren 2023 bis 2025 und Intels 20A (RibbonFET + PowerVia) in den Jahren 2024 und 18A (Top-NA EUV) in 2025, TSMCs Ingenieure müssen mit ihren N3-Verbesserungen ziemlich kreativ sein.

Auf der Foundry-Seite wird TSMC seinen Konkurrenten noch eine ganze Weile voraus sein, da Intel vor 2025 voraussichtlich nicht wesentlich in seine IFS-dedizierte Kapazität investieren wird (so dass seine 20A- und 18A-Kapazitäten für IFS-Kunden wahrscheinlich begrenzt sein werden). wohingegen Samsung Foundry traditionell hinter TSMC liegt, wenn es um Spitzenkapazität geht, und es vorzieht, seine Muttergesellschaft und strategische Kunden (z. B. Qualcomm) zu priorisieren. Aber die formale Führung in der Prozesstechnologie müssen die Ingenieure von TSMC mit N3 aufrechterhalten, und es wird schwierig sein, dies zu tun, wenn guy bedenkt, wie aggressiv Intel und Samsung sind.

Änderungen kommen

Offensichtlich hat sich die brandneue Prozessentwicklungs- und Ramp-up-Kadenz von TSMC mit N3 auf zweieinhalb Jahre erhöht und wird mit N2 auf drei Jahre steigen, used to be von seinen Schlüsselkunden als große Verlangsamung angesehen werden kann. Unterdessen ist ein potenzieller Pull-in von N3E ein gutes Zeichen, das zeigt, dass das Unternehmen seine Intra-Node-Fortschritte ziemlich schnell machen kann. Daher ist die Hauptfrage, wie bedeutend die knoteninternen Fortschritte von TSMC in Zukunft sein werden. Dies ist eine Frage, die nur die Zeit beantworten wird.

In der Zwischenzeit sieht es so aus, als würden mit dem dreijährigen Entwicklungszyklus für neue Nodes von TSMC zukünftige Intra-Node-Fortschritte für das Unternehmen und seine Kunden erheblich wichtiger sein als heute.

https://aspiringsysadmin.com/